OpenAI와 Synopsys가 반도체 설계 도구를 직접 운용하는 전용 인공지능 모델 ‘GPT-Synopsys’를 공동 개발한다. 양사는 9월 30일 다년 계약을 발표하고, 모델 개발과 공동 판매, 수익 배분에 협력한다고 밝혔다. OpenAI는 모델 개발을 위해 Synopsys의 전자설계자동화(EDA) 도구를 라이선스한다.
해외에서는 Cadence와 Siemens도 AI 모델을 설계·검증 도구에 연결하는 기술을 발표했다. 국내에서는 삼성전자와 SK하이닉스가 특정 설계 작업에 AI를 적용한 성과를 공개했으며, 서울대·삼성전자와 POSTECH 등은 설계 규칙 검증과 아날로그 레이아웃 자동화 연구 결과를 제시했다.
GPT-Synopsys, 도구 실행부터 반복 검증까지 수행하도록 개발
EDA는 반도체의 회로 설계, 소자 배치와 배선, 동작·제조 규칙 검증 등에 사용하는 소프트웨어다. GPT-Synopsys는 이 도구를 실행하고 출력 결과를 해석해 설계를 수정하는 작업에 맞춰 개발된다.
양사가 제시한 방식은 엔지니어가 전력·성능·면적 최적화나 타이밍·검증 목표를 부여하면, 에이전트가 도구 실행과 결과 분석, 수정 작업을 반복한 뒤 검증된 결과를 엔지니어에게 제공하는 구조다.
서비스는 OpenAI가 호스팅하는 인프라에서 운영하고, 고객의 에이전트 실행 시스템과 연결하며 Synopsys.ai 및 Autopilot 플랫폼에 통합할 계획이다. 계산 자원과 모델, 도구 라이선스를 묶어 제공한다. 고객 데이터는 모델 학습에 사용하지 않으며 저장·전송 시 암호화하고, 보존기간과 감사·접근권한을 설정할 수 있도록 한다고 밝혔다.
주요 반도체 고객과 초기 기술 협력이 진행 중이지만, 고객 실명과 구체적인 출시일·가격·정량 성능은 발표문에 공개하지 않았다. 이번 발표는 공동 개발 계약이며, 설계기간 단축이나 칩 성능 개선을 입증한 평가 결과는 제시되지 않았다.
Cadence는 RTL 생성, Siemens는 여러 설계 도구 연동
Cadence는 4월 Google과 협력해 Gemini를 ChipStack AI Super Agent에 결합하고 Google Cloud에서 제공한다고 발표했다. 설계 코드와 테스트벤치 작성, 검증 계획, 반복 시험, 오류 분석 등이 적용 대상이다.
9월 22일에는 자연어 사양에서 RTL을 생성하고 분석·수정하는 에이전트를 추가로 발표했다. RTL은 디지털 회로의 동작과 데이터 흐름을 기술하는 코드다. 새 기능에는 기존 RTL을 변경된 기능이나 전력·성능·면적 목표에 맞게 수정하는 작업도 포함된다.
Cadence는 초기 평가에서 범용 기반모델만으로 생성한 코드와 비교해 평균 면적 24%, 전력 18% 감소를 보고했다. 이는 회사가 공개한 평가 수치로, 사람의 설계와 비교한 결과는 아니다. Honda R&D는 자동차용 시스템반도체에서 해당 에이전트를 평가하고 있다.
Siemens는 3월 NVIDIA 기술을 활용한 Fuse EDA AI를 발표했다. 여러 에이전트가 작업을 나눠 수행하고 설계·검증 도구에 연결되는 구조로, RTL 생성과 테스트벤치·오류 분석, 배치·배선, 아날로그 설계, 물리 검증 등을 연동 대상으로 제시했다. 공식 발표에는 망분리 환경 지원이 포함됐으며, 설계시간 단축률 등 정량 성능은 제시되지 않았다.
삼성·SK하이닉스, 특정 설계 작업의 개선 수치 공개
삼성전자는 GTC 2026 기술자료에서 강화학습과 유전 알고리즘을 활용한 트랜지스터 크기 최적화, 레이아웃의 설계 규칙 위반 위험 예측 등을 소개했다. 삼성전자는 해당 아날로그 설계 최적화 작업에서 소요시간을 약 50% 단축했으며, HBM4 개발에도 기여했다고 설명했다. 이 수치는 특정 최적화 작업에 해당한다.
SK하이닉스의 설계 최적화 사례는 2023년 Synopsys 발표에서도 확인된다. 당시 SK하이닉스 담당자는 강화학습 기반 DSO.ai를 적용한 프로젝트에서 셀 면적 15%, 다이 크기 5% 감소를 보고했다. 해당 제품명과 공정은 공개하지 않았다.
올해 6월 SK하이닉스와 NVIDIA가 발표한 다년 기술협력에는 반도체 설계·제조의 AI 적용도 포함됐다. SK하이닉스는 CUDA-X와 PhysicsNeMo를 활용해 반도체 공정·소자 시뮬레이션인 TCAD와 자체 계산 코드를 가속하고 있다고 밝혔다.
이러한 기존 도구 활용과 기술협력은 각각 별도의 사례다. 10월 5일 기준 확인한 공식자료에는 삼성전자나 SK하이닉스를 GPT-Synopsys 도입 고객으로 명시한 내용이 없다.
서울대·삼성전자, 자연어 설계 규칙을 실행 코드로 검증
서울대와 삼성전자의 공동연구인 Rule2DRC는 자연어로 작성한 반도체 설계 규칙을 실행 가능한 검증 스크립트로 변환하는 과제를 다뤘다. DRC는 소자·배선의 폭과 간격 등이 제조 규칙에 맞는지 확인하는 설계 규칙 검사다.
연구진은 1,000개 규칙·스크립트 과제와 13,921개 레이아웃으로 평가체계를 구성했다. 생성한 코드가 실행되는지뿐 아니라, 실제 검증 엔진에서 각 레이아웃에 대한 판정이 정답과 일치하는지를 평가했다.
서울대는 삼성전자 내부 환경에서 레이아웃을 직접 다루는 사용자 도구를 개발·검증했으며, 발표 당시 내부 언어모델과의 연동을 진행하고 있다고 설명했다. 연구 범위는 설계 규칙을 검증 코드로 바꾸는 작업이다.
POSTECH, 아날로그 레이아웃 생성에서 96.6% 검증 통과
POSTECH 김병섭 교수 연구팀은 아날로그 레이아웃을 작은 영역으로 나누고 일부를 가린 뒤 복원하도록 학습하는 모델을 개발했다. 연구진의 공개 논문에 따르면 실제 제작·검증된 수작업 설계 회로 6개에서 학습 샘플 32만4,000개를 만들었다.
모델은 사전학습 후 접점, 비아, 더미 핑거, N웰, 금속 배선 생성 등 다섯 과제에 맞춰 추가 학습했다. 평가 결과 시험 샘플의 96.6%가 설계 규칙 검사와 레이아웃·회로 일치 검사인 DRC·LVS를 통과했다.
금속 배선 생성 과제에서는 처음부터 학습한 모델과 같은 Dice 점수 0.95에 도달하는 데 필요한 데이터가 8분의 1이었다. Dice 점수는 생성 결과와 정답의 겹치는 정도를 평가하는 지표다. 두 수치는 각각 레이아웃 검증과 특정 배선 생성 과제의 결과다.
UNIST도 9월 대학 발표를 통해 강화학습 기반 LC-VCO 회로·물리 레이아웃 자동 설계 연구를 소개했다. LC-VCO는 인덕터와 커패시터를 사용하는 전압제어발진기로, 해당 연구는 회로 변수와 물리 배치를 함께 다뤘다. 대학 발표에는 다른 사례와 직접 비교할 수 있는 상세 성능 수치는 제시되지 않았다.
출처: Synopsys 「OpenAI and Synopsys Announce GPT-Synopsys」(2026.9.30) · Cadence Google 협력 발표(2026.4.15), RTL 생성 에이전트 발표(2026.9.22) · Siemens Fuse EDA AI 발표(2026.3.16) · 삼성전자 GTC 2026 기술자료(2026.3.17) · Synopsys DSO.ai 적용 사례(2023.2.7) · SK하이닉스 NVIDIA 기술협력 발표(본문 발표일 2026.6.8) · 서울대 Rule2DRC 연구성과(2026.7.21) · POSTECH 연구진 아날로그 레이아웃 자동화 논문(2026.10.5 확인) · UNIST LC-VCO 자동 설계 연구 소개(2026.9.2)
댓글
0